半导体工艺技术合集13篇
半导体工艺技术篇1
模块封装技术决定性能
随着模块化的发展，传统PCB主板的作用将改由模块基板来承担。于是，模块封装技术今后将会在很大程度上影响产品的性能。
NEC电子公司推出的PFESiP，可将以往分别提供的门阵列和通用微控制器集成到一个封装里。用户可以将PFESiP当作特别定制的微控制器加以利用，也能够方便地对噪声采取应对措施。门阵列和微控制器之间采用了直接键合连接，在设计时预先降低了输入/输出缓冲器的驱动能力。公司表示，与将门阵列和微控制器分别装入不同封装再组装到PCB板的情况相比，PFESiP内的布线长度较短，因此很容易就能实现几十MHz的数据传输速率。而且，由于减小了噪声源到缓冲器的输出电流，因此，即使总线频率高达几十MHz，也不容易受到噪声的影响。
飞思卡尔半导体公司正在推进其独特的封装技术RCP的实际应用。RCP没有使用模块基板，而是利用半导体工艺将许多芯片及片状无源元器件集成在一起。该公司认为这种技术有利于降低成本，希望它能够成为模块封装的行业标准。
采用LTCC基板的模块厂商村田制作所也在致力于扩大这种业务。村田制作所通信模块产品事业部部长中岛规巨表示：“今后，我们打算扩展模块产品的应用。为此，我们将准备好现在能考虑到的所有模块基板技术。”到目前为止，村田制作所的模块业务的核心主要是RF电路，但今后，其应用范围可能会向DSP、电源控制及音频等领域扩展。该公司正在加快各种模块基板的实际应用进程，以便根据不同的应用选择适合的封装技术。
要求越来越严格
模块基板具有两个作用：一是集成各种各样的元器件以实现特定的功能，二是在引脚间距不同的芯片和PCB主板之间作为转接板(interposer)使用。
随着芯片制造工艺的进步，芯片的面积会变小，成本也会相应下降。但是，对于转接板来说，芯片工艺的发展却是其成本上升的主要原因。比如，当存储器容量由于工艺发展而增大，而且逻辑电路的处理能力也相应提高时，存储器和逻辑电路之间的总线宽度就需要增加，从而导致转接板的布线密度上升。实际上，布线宽度/布线间隔在20μm/20μm以下、布线层数为6-8层的高性能转接板，不仅在服务器等高端设备中，甚至在消费类设备中也已经得到了广泛应用。
但是，对于树脂基板的制造技术来说，这种20μm/20μm微细加工产品的成品率难以提高，而且成本很高。此外，布线层数的增加也导致成本上升。于是，用户提出要求，如果转接板的成本太高，就希望能够将其作为高集成度的小型功能模块使用，而不仅仅是布线的转接器。
为了满足这样的要求，各公司都积极提出了可实现高密度模块基板的封装技术方案。具体来说，新方案包括：①使用硅转接板，在硅芯片上制作各电路之间的连接线；②使用晶圆级封装，在半导体制造工艺的最后工序中对硅芯片以及元器件之间的连接进行再布线；③使用可埋置元器件的基板，将集成电路及无源元器件埋置到树脂基板里；④使用LTCC基板，利用布线层及绝缘层将薄膜状的无源元器件集成入基板内部。
重新评估硅转接板
如果树脂基板的加工技术很难实现20Bm/20Bm的微细加工，那么，可以考虑在易于进行微细加工的硅芯片上制作布线电路。基于这种构思而制成的电路基板就叫做硅转接板，但由于其制造成本太高，所以应用范围有限。不过，因为树脂基板的加工精度已经达到极限，导致成本上升，所以，这种构思渐渐有了现实意义。实际上，如果能够使用0.35μm或0.5μm等成熟的半导体工艺以高成品率生产布线宽度为1μm左右的硅转接板，就有可能降低成本。
本来，硅转接板是作为实现适用于高速存储器总线的SiP的一种手段而提出来的方案。它能够缩短布线长度，减小布线宽度，有利于抑制在高频信号中容易产生的布线寄生电容偏差及布线长度不一致等现象，以简化高频电路的设计。如果能够解决成本过高的问题，硅转接板肯定会具有广阔的应用前景。
于是，日本TAG(TechnologyAlliance Group)提出一种被称为PerfectSoC的模块封装技术，该技术将简单的逻辑电路、模拟电路及无源元器件等集成到硅转接板中，并将其与ASIC和存储器组合，再封装在一起。
PerfectSoC模块采用0.5μm的半导体工艺制造，模拟电路也很容易制作在内，耐压高达7V。其中，还集成有开关稳压器或LDO稳压器这样的电源电路。这些电源电路的面积很大，而且是噪声源，通常无法集成人一般的逻辑电路中。TAG此次开发的芯片(硅转接板)面积比较大，而且是与ASIC分离的另一块芯片，因此能集成电源电路。
封装内将存储器及CPU等ASIC层叠在集成了电路及元器件的硅连接板上，并利用引线键合连接的方式构成模块。TAG表示，以前安装在主板上的100-200个元器件都可以集成到一个封装里，封装面积可以削减约80％以上。ASIC及存储器可以由客户自己准备或采用通用产品，硅转接板内集成的电路是由TAG提供的IP核，因此，预计从确定技术规格到实现量产大致需要半年左右的时间。
在硅基板上集成无源元器件
村田制作所在其面向高性能手机的WLAN模块中，采用了在硅转接板内集成无源元器件的IPD(集成无源器件)技术。其目的是为了满足用户的要求：在把RF电路和基带电路装入一个封装中时，希望能将无源元器件也集成人封装内， 并设法减薄模块。IPD芯片的厚度能达到0.3mm。如果使用WLCSP(晶圆级芯片封装)将组合后的硅芯片进行封装，就可以不需要进行整体封装。村田制作所表示，如果面对面地贴合两块芯片的布线层，并制成使用焊球连接的CoC(叠层芯片，chip on chip)模块，就可将模块的高度控制为0.7mm左右。
此外，东芝公司也在CEATECJAPAN 2007展会上展出了硅转接板产品。在这款布线宽度/布线间隔为1μm/1μm的硅转接板上，使用间距为40μm的引脚连接了逻辑芯片和4个存储器芯片。据介绍，这款硅转接板将从2008年上半年开始投入量产。目前，该公司正在讨论的问题包括：今后如何在硅转接板中制作无源元器件，如何将片状元器件装到硅转接板上等。
硅贯通电极和模块技术
但是，硅转接板还存在几个问题有待于解决。首先，硅转接板中可集成的元器件有一定的限制。具体来说，在村田制作所的IPD中，无源元器件是利用薄膜工艺制作的，可埋置的电感和静态电容很小，分别只有几十nH和几十pF。而在TAG的PerfectSoC中，目前还不能集成电感器。
另一个问题是，如果不能进行大批量生产，就很难显示出成本低廉的优点。根据村田制作所的估算，当IPD的出货量达到100万个以上时，其成本才能勉强达到和其它模块封装技术相当的水平。目前，IPD只适合于那些优先考虑薄度而不太计较成本的应用。
TAG则试图提高电路的通用性以降低成本。如果同样是面向数码相机应用的模块，其用途相同，只是使用的ASIC不同，那通过实现硅转接板的通用化就可以增大产量，从而控制成本。
第三个问题是，大多数情况下，硅转接板是和用树脂制成的转接板一起使用的。硅转接板是将布线层面向层叠着硅芯片的一侧，在和主板连接的一侧(背面)没有引脚。因此，一旦要将硅转接板装在树脂制成的转接板上，就得使用引线键合进行连接。在这种情况下，就必须尽可能地在硅转接板内部进行布线，以削减树脂制成的转接板的层数，实现控制成本的目的。
上述第三个问题，可以利用在芯片中垂直通过布线的硅贯通电极予以解决。采用硅贯通电极后，就可以在硅芯片的两面设置布线层，并通过硅贯通电极连接那些布线。硅贯通电极已经开始接连不断地应用到面向便携设备的相机模块中。东芝公司在CMOS相机模块CSCM中采用了硅贯通电极。OKI公司也从2007年9月起开始生产采用硅贯通电极的摄像元器件模块。
在相机模块中，为了实现小型化，在采用硅贯通电极的摄像元器件上配置了透镜保持器，从而省去了模块基板。跟以前采用引线键合连接摄像元器件和基板的方法相比，两家公司都认为实现了小型化的目的。东芝公司表示，体积缩小到64％左右；OKI公司表示，封装面积减小到50％以下。
TAG执行董事电子器件事业部PerfectSoC项目室室长小山田成圣表示，今后如果能够以10万日元(约合6800元人民币)的低成本在晶圆上实现硅贯通电极，那么在硅转接板中就有可能使用硅贯通电极。
只有布线利用半导体工艺实现
如果转接板的布线变成了瓶颈，那么，可以在半导体工艺的最后工序中重新制作芯片之间的布线，以替代转接板。采用这种构思的是飞思卡尔半导体公司的RCP(重分布芯片封装，redi stributed chippackage)。在RCP中，芯片被排列成直径200mm的硅晶圆大小，并使用树脂固定，再利用半导体工艺在芯片之间重新布线，以制作成独立的芯片。连接半导体器件和PCB主板的任务，就由这个重新形成的布线层承担。该公司准备有两种布线宽度/间隔的尺寸，分别是30μm/30μm和25μm/25μm。公司表示，这种工艺不属于微细化工艺，所以加工难度不高，成品率很高。
在制作RCP时，是将排列好的多个芯片及无源元器件用树脂固定，再制成SiP或模块。因为使用树脂固定之后还要在背面重新布线，因此能够弥补元器件高度的差异。另外，如果可以在树脂的密封部分中设置贯通电极并在封装的两个表面形成布线层，那么就有可能实现PoP(层叠封装)，即在封装上面层叠其它的半导体器件封装，并且利用下面的引脚和PCB主板连接。此外，RCP本身也可以安装其它的半导体器件封装及无源元器件，以用作模块基板。
但是，目前RCP还不是一项普及的封装技术。因此，需要购买几家公司的技术以后才能使用，很不方便。
可埋置元器件的基板向薄型化发展
随着工艺的发展，可埋置元器件的基板及LTCC基板的厚度也开始接近极限，于是，相关厂商提出了可以弥补现有缺陷的技术方案。
可埋置元器件的基板存在的主要问题是基板的厚度。由于要把无源元器件及芯片等埋置到树脂的绝缘层里，因此基板容易变厚。于是，TDK公司开发出将厚度减薄到300gm的基板，布线层为4层，埋置于其内部的芯片从背面进行研磨后可将厚度减薄到50μm。该公司表示，将以前厚度为200gm的芯片内置到基板中时，基板厚度会达到400μm-600μm，很难将模块的总厚度控制在1mm以下。采用新开发的基板时，和以前相比，厚度可减小20％-30％。据TDK公司估计，可埋置薄型元器件的基板有希望用于wLAN、UWB技术以及OneSegment地面数字电视广播接收等通信模块，在2008年进入实际应用。
村田制作所正在开发基板中埋置的薄型元器件，如厚度仅为35μm，封装面积为1.0mm×0.5mm(即0402)的薄型元器件。
半导体工艺技术篇2
中图分类号：G642 文献标识码：A 文章编号：1002-7661（2015）17-0001-02
《半导体制造工艺基础》以施敏所著教程为例，该课程在对基本原理介绍的基础上注重对工艺过程、工艺参数的描述以及工艺参数测量方法的介绍，并在半导体制造的几大工艺技术章节中加入了工艺模拟的内容，弥补了实践课程由于昂贵的设备及过高的实践费用而无法进行实践教学的缺憾。故熟练掌握《半导体制造工艺基础》将有助于我们加深对半导体制备的了解，为我们学习微电子专业打下坚实的基础。但目前《半导体制造工艺基础》在教学过程中还面临很多问题。在此背景下，我们将对《半导体制造工艺基础》课程进行教学探索。
一、教学内容的设置
《半导体制造工艺基础》的第一章简要回顾了半导体器件和关键技术的发展历史，并介绍了基本的制造步骤。第二章涉及晶体生长技术。后面几章是按照集成电路典型制造工艺流程来安排的。第三章介绍硅的氧化技术。第四章和第五章分别讨论了光刻和刻蚀技术。第六章和第七章介绍半导体掺杂的主要技术；扩散法和离子注入法。第八章涉及一些相对独立的工艺步骤，包括各种薄层淀积的方法。《半导体制造工艺基础》最后三章集中讨论制版和综合。第九章通过介绍晶体工艺技术、集成器件和微机电系统加工等工艺流程，将各个独立的工艺步骤有机地整合在一起。第十章介绍集成电路制造流程中高层次的一些关键问题，包括电学测试、封装、工艺控制和成品率。第十一章探讨了半导体工业所面临的挑战，并展望了其未来的发展前景
二、教学中存在的问题
在教学过程中，从教学工作量来看，发现《半导体制造工艺基础》教学内容过多，根据学校安排的学时很难上完。从教学方法来看，传统的口述以及PPT展示教学方法很难达到预期的教学效果，原因在于这门课程实践性很强。书中的图片特别是工艺过程及工艺效果只是简单的图片展示。从教学深度来看，传统教学方法只是演示，学生对工艺的参数没有概念，故对书本上的内容理解的深度很是欠缺。
三、教学方法的改革
为了提高教学效果，故必须对传统的教学方法进行改革。将工艺仿真软件TSUPREM 4 进行同步仿真与书本相结合将是一个好的教学方法。工艺仿真不但能让学生更轻松的理解工艺内容，还能让学生体会到工艺参数的重要性。下面将结合书本对这种方法进行讲解。《半导体制造工艺基础》第一章介绍半导体工艺技术基本步骤，属于概论，为了节约课时对其内容有所了解即可。第2章介绍晶体生长从熔融硅中生长的区熔（float-zone）法单晶生长工艺，为了节约课时对其内容进行简单介绍即可。第3章介绍硅的氧化包括热氧化过程，由于氧化工艺是半导体工艺的重点内容，应详细阐述，并且教会学生应用工艺仿真软件TSUPREM 4 进行同步仿真，观察每一步氧化带来的硅片上结构的变化，对氧化的效果有直观的了解。第4章介绍光刻技术，采用工艺仿真软件TSUPREM 4 对硅片进行光刻，观察硅片上光刻图形的变化。第5章介绍了刻蚀包括湿法化学刻蚀和干法刻蚀，刻蚀技术是工艺的重要内容，要求学生采用工艺仿真软件TSUPREM 4 对刻蚀进行仿真，比较两种刻蚀方法的效果，并观察每步刻蚀带来的结构变化。第6章介绍了扩散包括非本征扩散，横向扩散。同样采用工艺仿真软件TSUPREM 4对扩散过程进行仿真验证，观察可扩散的温度，时间，离子的浓度等参数对扩散结构的影响，为重点教学内容。第7章介绍了离子注入。离子注入是半导体工艺的核心部分，也是常见的工艺步奏，通过采用工艺仿真软件TSUPREM 4离子注入进行模拟仿真，观察离子注入的浓度，能量，退火时间以及退火温度等参数对离子分布的影响，加深对工艺参数的理解。另外第8章介绍薄膜淀积。第9章介绍MOS工艺。第10章介绍集成电路制造，测试，封装等工艺技术。最后这三部分由于涉及到很多具体的器件和电路，内容较多故可以一个典型例子为例进行讲解，同样采用工艺仿真软件TSUPREM 4进行工艺仿真，学生能熟练掌握工艺仿真软件后面的内容可以自己进行仿真验证。
四、结束语
《半导体制造工艺基础》是一门实践性很强的课程，采用工艺仿真软件TSUPREM 4来模拟工艺过程将有助于加强学生对工艺的了解。让学生深入浅出的理解半导体制造流程还需从教学方法上进行进一步改革。c
参考文献：
[1]施敏.半导体制造工艺基础[M].合肥：安徽大学出版社，2007.
半导体工艺技术篇3
计算机行业的发展也同样离不开半导体行业的技术进步。事实上，计算机核心部分之一CPU的运算能力的提高就与半导体制程工艺的进步密不可分，因为芯片制作工艺的改进意味着在同样的材料中可以制造更多的电子元件，意味着CPU的集成度的提高，CPU的功耗也越小。业界耳熟能详的多核处理器其背后就是65纳米和45纳米半导体制程工艺的出现。半导体工艺的最新进展是，32纳米技术即将在2009年进入实用，22纳米的技术也在紧锣密鼓地开发之中。综观全球32纳米微细技术开发, 主要有4个阵营: 第一阵营是英特尔公司，其次是IBM阵营，第三是日本公司和基本属于单打独斗的中国台湾的台积电，第四是位于比利时的欧洲微电子中心IMEC等。
“追求最先进”的英特尔公司
英特尔公司的特点是凭借雄厚的研究资金，开发最先进的32纳米工艺。
2007年9月英特尔公司领先业界在《开发者论坛》首次展出了32纳米工艺的测试用硅圆片。该硅圆片用于测试器件性能和试验新工艺是否合理，其并非实际的逻辑电路(一般只有生产出可实用的静态SRAM器件之后才能代表工艺基本成熟)。
按照英特尔公司2007年春天的“紧跟节拍”发展战略，2009年他们将推出32纳米工艺的微处理器并且投入批量生产。该微处理器开发代号为Westmere。英特尔公司的特点是凭借雄厚的研究资金，开发最先进的32纳米工艺。
2007年，英特尔公布的第一代32纳米技术主要内容为高温下进行制作的基于金属铪的高介电率绝缘层工艺及金属栅极技术。之前已有很多文章介绍，本文不再赘述。
2008年英特尔已开发出了第二代用于32纳米工艺的高介电绝缘介质/金属栅极技术。在业内率先量产高介电绝缘介质/金属栅极的英特尔，研究出在高温退火后形成栅极的新工艺，避免了高温对栅极的影响。采用第二代32纳米工艺制造的多核微处理器可集成19亿个晶体管。2008年英特尔的32纳米测试芯片为逻辑集成系统芯片和静态随机存取存储器（SRAM）。
参与英特尔研发的有美国美光科技公司，他们已共同开发成功采用34纳米工艺技术的多值NAND型闪存。从2008年下半年开始量产的产品是容量为32Gbit多值NAND型闪存，可用于SSD（固态硬盘）。据美光存储器部门副总裁Brian Shirley称，该芯片“在量产产品中是bit密度最高的存储器”。
“坚守传统工艺”的IBM阵营
IBM阵营的特点是在基本不改变传统工艺的基础上开发通用的32纳米技术。
与IBM共同开发32纳米节点的标准CMOS工艺技术的有7家大型半导体公司，包括美国AMD、美国飞思卡尔半导体、德国英飞凌技术、韩国三星电子、意法ST微电子、新加坡标准半导体和日本东芝。日本NEC和日立公司也陆续加入了这一研发队伍。经过一年多合作开发，2008年IBM阵营推出了32纳米体硅 CMOS通用制造平台“Common Platform”。该通用制造平台的工艺采用高介电率栅极绝缘介质和金属栅极。通过使用高介电率绝缘介质材料和金属栅极，可使器件性能提高约35%，功耗降低约50%。
IBM的工程师使用了“高介电率绝缘介质先制栅极”(High-K Gate-First)的新工艺。在栅极工艺中，如果在形成栅极的高温退火工序之前采用Hing-K/金属栅极，那么金属受到高温的影响，会导致栅极工作参数变化，使晶体管特性劣化。IBM阵营研究出了节电型和高速型两种32纳米器件的批量生产技术，并且能有把握将这些标准工艺技术延伸至22纳米。IBM阵营所开发的工艺力求尽可能采用传统工艺并且不大幅增加成本。为了降低成本，其节电型没有采用成本稍高的应变硅技术。
IBM的Hing-K/金属栅可以将低功耗氧化层厚度降低约10埃（1纳米为10埃），这样反型层厚度（Tinv）可以达到14埃。更薄的栅氧化层厚度提高了性能，可以将栅长降低到30纳米，同时还可将SRAM的Vmin保持在优化的量级。可以将接触孔靠得更近而不会出现短路的危险。
今年4月，IBM宣布可以让客户开始进行32纳米芯片的设计。从2008年9月开始，IBM的32纳米通用制造平台已正式开始“流片”试生产（Shuttle Service），已试制成功SRAM、NOR和NAND闪存以及其他逻辑电路。如采用IBM的32纳米低耗电工艺试制出了ARM处理器内核“Cortex-M3”。该试制芯片名为“Cassini”，基于通用平台的32纳米工艺明年5月完成，并将从2009年年底开始批量生产。第二次流片计划将于2008年12月启动，IBM和它在Fishkill的合作伙伴计划在2009 年下半年开始进行32纳米低功耗工艺的量产。
IBM公司和英国ARM于2008年10月采用IBM阵营的体硅 CMOS通用制造平台“Common Platform”，共同开发专门用于32纳米、28纳米工艺的经过优化的物理IP（标准单元和Memory Generator等）。他们在进行32纳米、28纳米工艺技术开发的同时，合作完成器件版图即物理IP的优化布局等工作。这样，可充分发挥32纳米制造工艺的特长，提高器件的质量和可靠性。
ARM的物理IP业务的竞争者――美国Virage Logic也于2008年10月在美国了32纳米商用物理IP的专用化技术。
“极力降低成本”的台积电
台积电的特点是尽量延长45nm工艺的寿命，以便能最大限度降低代工生产的成本。
台积电已开发成功不需要采用高电介质栅极绝缘介质和金属栅极的32纳米技术工艺。这种低成本的32纳米工艺采用了其45纳米工艺中使用的SiON栅极绝缘介质。用SiON栅极绝缘介质可生产模拟和数字的集成系统芯片。在此基础上，2008年10月公布了其28纳米的工艺，该工艺有面向低功耗集成系统的SiON栅极绝缘介质技术和面向高功能集成系统的高介电率栅极绝缘介质/金属栅极技术两种。低功耗型适用于生产手机的基带LSI和应用处理器等。与该公司的40纳米工艺的低功耗型产品相比，器件的栅极密度为其2倍，工作速度最大可提高50%。器件功耗在工作速度相同的条件下可降低30%～50%。高功能型适用制造微处理器、图形处理器和FPGA等通用器件。与该公司40纳米工艺的高功能型相比，在功耗相同的情况下，器件栅极密度为其2倍，工作速度提高30%以上。参加台积电研发的有与其合作多年的美国德州仪器公司的工程师。
应指出的是，台积电开发的SiON栅极绝缘介质32纳米节点技术, 相比高介电率栅极绝缘介质/金属栅极工艺，由于可减少栅极电容，从而降低器件功耗。但其缺点是器件漏电流没有显著降低。台积电认为，面对更加重视降低运行时功耗的需求（例如手机等便携产品），与注重减少漏电流的高介电率栅极绝缘介质技术相比，SiON栅极绝缘介质技术更具优势。
2008年10月在日本横浜举行的技术研讨会台积电宣布, 2010年年初开始量产的28纳米工艺仍将采用液浸ArF光刻 。
“着眼于批量生产”的日本公司
日本公司的 特点是: 开发出了在更微细线宽条件下的防漏电的新型电极材料以及防止重叠配线层之间相互影响的层间绝缘材料。
在半导体行业的竞争队伍中也有日本公司，限于财力，它们主要开发32纳米节点的批量生产工艺和关键技术。
由日本各半导体厂商联合出资组成的先进集成电路的开发组织Selete（半导体尖端技术的缩写）已开发成功32纳米大规模集成电路的制造工艺。其要点有三: 一是开发出了在更微细线宽条件下的防漏电的新型电极材料; 二是开发出防止重叠配线层之间相互影响的层间绝缘材料; 第三，日本早稻田大学开发了新电极材料, 可加速32纳米半导体技术的实用化研究。
防漏电的新电极材料是用于控制晶体管栅极的绝缘性能。传统的晶体管的栅极材料采用的是多晶硅。为了绝缘, 在多晶硅周围使用了氧化硅。然而随着器件的微细化，这会产生漏电流过大的问题。为解决这一问题，经试用多种材料后，Selete和日立公司确定采用氮化钛TiN作为栅极。传统的集成电路由pMOS和nMOS两种晶体管组成。经试测，TiN对于这两种晶体管电路均适用。即采用TiN后，有效地防止了漏电流。
绝缘材料采用了硅酸铪（Hafnium Silicate）。一般nMOS掺杂MgO，而pMOS掺杂氧化铝。如果pMOS和nMOS采用相同的金属栅材料，则可简化工艺和降低制造成本。此外，所开发的32纳米器件将通、断电压降低了0.2伏。由此，可期待该器件适于高速工作。
Selete的层间绝缘材料采用多孔氧化硅（Poraus Silica）。即在氧化硅上分布有无数个直径约4纳米的小孔。该孔为原来的二分之一。导电率为2.4，满足了32纳米器件的要求。
早稻田大学和物质材料研究研究所合作开发成功了用于32纳米半导体的新材料。这种材料由合金和炭组成，其可使器件稳定工作并且大幅度降低功耗。
NEC公司了通过降低层间绝缘膜的介电率（low-k），从而实现包括层间绝缘膜的任何层都可连续成膜的32纳米工艺的布线技术。
日本富士通开发出了不使用金属栅极材料的32纳米工艺CMOS技术，可降低生产成本。
日本松下和瑞萨公司合作，开发32nm量产工艺技术。它们采用氮化钛作为在高K金属氧化物绝缘层中的电极导电膜。该工艺将用于生产手机和家电中使用的器件，可减少漏电流，降低器件功耗。
“侧重存储器”的IMEC阵营
IMEC阵营的特点是除通用的逻辑器件外，侧重于开发32纳米存储器工艺。
位于比利时的IMEC阵营由十个核心伙伴组成，他们是: NXP（原飞利浦半导体）、德州仪器、英特尔、意法半导体、英飞凌（原西门子半导体）、奇梦达（Qimonda由英飞凌分拆出，专门生产存储器）、三星、松下、美光和我国台湾的台积电。此外还有几个重要伙伴（日本Elpida、韩国Hynix与中国台湾力晶）。
2008年1月IMEC阵营公布了栅堆叠32纳米技术。它们采用铪基高介电绝缘介质及TaC碳化钽金属栅极，显著提高了平面CMOS的性能。通过在栅绝缘介质及金属栅极之间增加一薄层带隙层电介质，实现了较低的阈值电压。它们为pMOS和nMOS分别制造绝缘介质上的带隙层和金属电极层，通过追加离子氮化时的掩膜工序, 将制作pMOS栅极和nMOS栅极的工艺区别开来。其nMOS中的带隙层可以是La2O3或Dy2O3。具体方法是，在Dy2O3层的上部设计TaCx碳化钽电极。通过离子氮化，使TaCx变成功函数较大的离子氮化碳化钽TaCxNy。未采用Dy2O3带隙层时，碳化钽TaCx和离子氮化碳化钽TaCxNy的功函数分别为4.4和4.8eV，增加带隙层之后，功函数则接近4.2和4.9eV。此外，栅堆叠层的激光退火工艺明显降低了极限栅长度，增强了对短沟道效应的控制。相同的工艺可望应用于22纳米的Fin场效应晶体管中。
2008年6月IMEC宣布，他们的32纳米先制栅极和后制栅极工艺都获得了成功。特别是采用先制栅极技术、软掩模技术和湿清洗液，通过将双金属、双电介质绝缘层改变成单金属、双电介质绝缘层的平面CMOS工艺，将工序数目由15个减少到9个。再加上传统的应力增强技术，使得nMOS和pMOS晶体管的性能分别提高了16%和11%。结果使逆变器的迟延时间由15ps缩短至10ps。由此，除提高器件性能外，还可降低批量生产的成本。
22纳米曙光初现
IBM阵营的22纳米工艺对传统芯片工艺并不做大的变动。这不仅降低了技术难度，而且可大幅度减少生产成本。
由于IBM阵营集中了全球主要半导体公司，通过合作在22纳米工艺开发上进展迅速。2008年8月他们在全球首先了在美国Albany纳米技术研究室试制成功的22纳米的SRAM芯片。其工艺技术有以下七个特点: （1）高介电率栅极绝缘层/金属栅极: （2）栅极长度小于25纳米的晶体管; （3）薄隔离层; （4）新的离子注入方式; （5）尖端退火技术; （6）超薄硅化物; （7）镶嵌Cu触头。该芯片光刻采用了高数值孔径（high- NA）的液浸光刻技术。
要特别指出的是，与32纳米工艺一样，IBM阵营的22纳米工艺对传统芯片工艺并不做大的变动。这不仅降低了技术难度，而且可大幅度降低生产成本。在此基础上，底气十足的IBM阵营最近宣布，其在22纳米工艺上已领先于英特尔公司。
有关专家指出，制约芯片微细工艺进展的难点主要是光刻技术。新一代光刻在技术上要求高，制造设备的成本极高，绝大多数公司无力单独承担。而IBM公司的22纳米工艺，主要是在光刻上有重大突破。其使用了Mentor Graphics公司计算缩微光刻技术，利用现有的缩微光刻工具并通过大量的并行计算来生产，只要将目前的设备加以改进，便可完成22纳米芯片的光刻工作。计算缩微光刻是一种新的技术思路和尝试，其核心是利用软件对整个工艺设计进行优化。
笔者认为，在此全球金融危机之刻，IBM等公司在基本采用传统芯片工艺基础上开发新一代尖端工艺和技术的思路值得大力提倡。特别是在硬件上暂时无法实现时，充分发挥软件技术的优势，软硬结合开拓新的发展途径。IBM等公司的实践说明，通过强强联手、软硬结合，充分发掘现有设备和技术的潜力，可攻克技术难关，这是当前形势下先进技术开发的一条值得推荐的途径。
链接
制程工艺的进步
半导体工艺技术篇4
一、工程教育（CDIO）模式
工程教育是我国高等教育的重要组成部分，在国家工业化信息化进程中，对独立完整门类齐全的工业体系的形成与发展，有着不可替代的作用。CDIO工程教育模式是近年来国际工程教育改革的最新成果，是以Conceive、Design、Implement、Operate（即构思、设计、实现、运作）一系列从产品研发到产品运行的产业周期为载体，让学生在理论和实践间过渡，完成自主学习。电子科学与技术专业是一个典型的工科专业，工程性和实践性非常强，希望通过课程学习使得学生具有以下工程核心能力：（1）具有运用数学、自然科学及工程知识的能力；（2）具有设计与开展实验，分析与解释数据的能力；（3）具有开展工程实践所需技术、技巧及使用现代工具的能力；（4）具有设计工程系统、组件或工艺流程的能力；（5）具有项目管理、有效沟通、领域整合与团队合作的能力；（6）具有发掘、分析、应用研究成果基于工程教育理念的《半导体制造技术》课程改革潘颖司炜裴雪丹及综合解决复杂工程问题的能力；（7）培养终身学习的习惯与能力；（8）具有基本工程伦理认知，尊重多元观点。
二、课程目标与存在的问题
《制造》是面向高校电子科学与技术专业的一门工程技术核心主干课程。本课程主要介绍半导体工艺流程、关键工艺步骤，以及相关领域的新工艺、新设备、新技术，其目标是培养掌握基础理论，熟悉专业知识，了解技术前沿，拓展科技视野，并具有一定工艺设计、分析解决实际工艺问题的电子科学与技术领域应用型工程创新人才。随着电子行业对半导体器件微型化、高频率、大功率、可靠性等要求的提高，半导体科学近几十年的迅猛发展，《制造》内容也随之不断充实，内容繁杂、综合性强、与实际工艺结合紧密。在这样的现实情况下，《制造》课程的教学难度越来越大，主要体现在以下几个方面（1）教学信息量大、课程学时有限，难以合理安排教学进度；（2）工艺设备昂贵，课程实践需求难以满足；（3）理论知识抽象，与实际工业联系不紧密，学生的积极性和创造性难以提高；（4）课程考核形式单一，难以全面检查教学成果。课程教学内容、方法、考核等一系列问题的背后，根本原因是当前《制造》课程的教学模式不尽合理，教学改革势在必行。
三、课程建设思路
《制造》只有32学时，在有限的课时下，教师要指导学生掌握基础理论，与实际工业生产流程相结合，引导学生进行创新性研究，帮助学生将课堂理论知识转化为电路、版图、工艺等设计能力。《制造》内容繁杂，难度大，实践实习难以充分实现，需要教师在教学过程中选择贴合产业的教材，突出重要知识点，合理分配学时，紧盯产业发展和先进工艺，更多的与产业实际融合，尽可能让学生接触实际制造过程，激发学生学习兴趣，提高学习效果。《制造》涉及专业知识面广（材料、物理、器件、工艺），紧跟技术发展，用简单的试卷理论考核学生的学习成果不够全面，课程考核方面也要打破固有的试卷核，避免学生靠死记硬背来应付考试，采用多元化的考察方式，考察学生的理论基础掌握、创新思维能力、团队协作能力。课外，要尽量给学生创造与产业接触的机会。
四、《半导体制造技术》课程建设
1、教材选择
《制造》与产业结合紧密，所以我们目前选用电子工业出版社由MichaelQiurk编著的《半导体制造技术》，该教材的特点是：理论扎实，详细介绍了半导体材料、半导体物理、半导体器件相关知识点；结合产业，突出实际工艺详细介绍了芯片制造中的关键工艺——理论、生产过程、工艺设备、质量分析等；紧随发展，吸收介绍了深亚微米工艺下的先进技术——槽隔离、平坦化、Cu互联等；容易理解，深入浅出，附有大量工艺图、设备图、结构图，直观形象。
2、教学内容
《制造》课程学时有限，教师在教学过程中需要突出知识重点，授课过程中带领学生着重学习重点章节——材料准备、工艺流程、基本工艺操作、先进技术，对于辅助章节——化学品、沾污、检测可以采用简单介绍、学生课后自主学习的方式进行讲授。《制造》相比于其他电子专业基础课程，最大的特点是产业发展迅速，教材内容更新速度远远落后，所以授课教师需要密切关注产业发展，了解新工艺、新技术、新设备，让学生的知识跟随产业变化。
3、教学方法
课程教授过程中，希望增加学生的参与度和积极性，同时提高学生的团队协作能力，所以采用传统集中授课与小组作业相结合的模式。在集中授课过程中也要注意调动学生积极性，可以采用如下方式：（1）采用启发式教学，以先导课程为基础，引导学生积极思考；（2）采用问题式教学法，首先提出问题，分析问题的本质，探讨解决问题的思路，最后给出解决问题的方法。培养学生发现问题、分析问题和解决问题的能力；（3）采用互动式教学法进行教学，注意调动学生学习的积极性，加强教师和学生的眼神交流和语言交流；（4）妥善处理教学中的重点和难点，引导学生学会逐步分解解决难点问题。
4、教学手段
传统教学一般采用板书授课、作业考察的方式，展现方式死板，考察不全面，现在可以结合多媒体工具的演示多样性，完成知识点与实际产业应用的结合，利用图像、动画、视频等展示和讲解复杂的器件结构和工艺过程，给以学生直观、清楚的展示，提高学生学习兴趣，引导学生的工程创新能力。建设课程网络教学平台，便于学生获取最新学习资料，利于教师与学生之间的课后沟通，同时教师可观察学生自主学习进度，适当提醒。
5、考核模式
课程减少考试比重，关注学生的学习过程，同时增加团队大作业，锻炼学生合作分工、解决问题的能力。
6、课程拓展
半导体工艺技术篇5
引言
3D布缆是以3D结构模型为基础，在3D环境下，充分考虑电子产品内部器件结构布局和空间干涉情况，并根据电缆连接关系，完成各电缆的走向规划和形状设计，并依此生成各种用于电缆制造的工程图纸与数据的过程。
3D装配工艺是直接利用包含电缆的产品3D模型，在3D环境下，通过合理规划装配流程、定义装配工艺要求并直观的模拟装配过程，最终形成3D可视化、结构化的装配工艺，并进一步到车间现场实现可视化装配作业指导的技术。
随着现代集成制造技术、制造业信息化技术的迅猛发展及其在我国国防制造业的推广和应用，三维CAD技术和PLM技术正在成为企业产品创新的基础条件，这对传统的工艺技术能力提出了新的挑战，同时也推动了3D技术在制造工艺领域的应用研究。半刚电缆组件作为电子产品中传输电信号的重要元器件，使用相当广泛，其制造装配过程是电子设备制造一个最为重要的环节。如何将3D技术，尤其是3D布缆技术和3D装配工艺技术，应用在半刚电缆组件制造领域，探索出一种新的制造流程与方法，以缩短产品的制造周期、提升质量并降低成本，就成为我们电气互联工艺专业需要解决的问题。
1 传统的半刚电缆组件制造所面临的问题
在传统的半刚电缆组件制造过程中，制造和装配一般都在产品总装阶段进行。由操作人员自行规划电缆的走向和形状，并进行制造、测试与装配。随着产品小型化进程的推进及用户的对于产品质量及供货周期要求的提高，这样的装配流程与方法逐渐凸显出了诸多的问题。
（1）质量可靠性问题：由于缺少有效的工艺文件指导制造、装配及检验作业，使得一些工艺技术要求，如成型要求，可靠性要求等难以在制造及装配过程中得到保证，检验过程也难以发现问题，形成了质量隐患。
（2）产品一致性问题：不同批次的产品由不同的操作人员完成制造与装配，半刚电缆组件的工艺参数和最终形态不能有效落实在工艺文件中，必然使得各批次产品的交付形态不一致，对产品形象造成不利影响。
（3）装配效率问题：一方面产品内部的结构越来越紧凑，留给半刚电缆装配的空间越来越小，另一方面由于电气性能的要求，对半刚电缆组件长度要求越来越严格。这增加了电缆配装难度，许多产品需要进行多层交叉式的装配。由于设计前期的在可装配性方面的疏漏以及操作人员对装配顺序规划的不合理，经常造成电缆装配反复，极大的影响了装配效率。
（4）产品制造周期问题：由于半刚电缆组件的制造、测试及装配过程必须在结构及电气器件实物装配完成后进行，需要极长的时间。这样的串行制造模式使得产品的制造周期延长，影响到产品的交付计划。
（5）产能瓶颈问题：随着产品订单的增加，半刚电缆组件的生产规模也随之增加，在操作技能人员不能大量扩充的情况，企业产能已无法满足产品生产规模的需求，产能瓶颈问题逐渐凸显。
（6）制造成本问题：由于缺乏准确的工艺数据，使得半刚电缆线材下料过程缺乏控制，管理粗放，材料浪费极大。同时由于制造和装配过程的反复，消耗了大量的电缆验证样件，从一定程度上也增加了制造的成本。
2 半刚电缆组件工艺要求
半刚电缆组件的工艺要求直接关系到其质量的优劣，为保证半刚电缆组件能够满足产品使用要求，其制造及装配过程需要考虑以下几方面。
2.1 电缆的可靠性
（1）应尽量减少装配后硬连接产生的应力，这些应力可能会造成电缆焊点的失效，或电缆的本身的机械损伤，所以我们需要合理的设计电缆成型形状，来消减这些应力，如图1：
（2）保证电缆最小弯曲半径，防止电缆因弯曲半径过小，造成导体上产生皱褶和破裂，影响电缆电气性能。
（3）根据电缆类型，确保电缆端头最小直线段长度，避免在实际加工成型过程中，对组件同心度造成影响。
（4）充分考虑电缆振动要求，电缆尽量紧贴结构件走线，避免过长电缆悬空，在振动过程中造成电缆失效，形成质量隐患。
2.2 电缆易于成型，提高电缆组件的制造效率
（1）满足可靠性的前提下，电缆长度应尽量短，成型形状应尽量简单，做到横平竖直，弯曲半径、角度以及直线段长度尽量规整，便于成型。
（2）尽量减少折弯的数量，如可以通过适当改变电缆的折弯半径，将两个相临的折弯点，变成一个折弯点，提高成型的效率，如图2。
（3）在电缆的成型过程中，两个折弯点中间的直线段的长度都要大于或等于折弯用导轮的直径，否则电缆很难成型。
2.3 电缆易于装取
（1）工艺设计需要考虑电缆层叠安装顺序，尽量避免交叉干涉，便于电缆的装取。
（2）在保证电缆可靠性的前提下，电缆端头直线段长度不宜过长，特别出线位置靠近分机和模块内壁时，需要留一定的装配间隙，否则影响电缆装取。
3 3D技术的应用流程
以上述的半刚电缆装配工艺要求为前提，3D布缆技术及3D装配工艺技术在半刚电缆组件制造过程的应用流程如图3所示。
4 3D技术应用的技术难点
目前一些主流的3D设计软件虽然具备3D布缆和3D装配仿真模块，但就软件功能和设计效率方面而言，距离工程应用的还存在极大的差距，开展3D技术在半刚电缆组件制造领域的应用研究，必须解决以下技术难点。
4.1 3D布缆应用技术难点
（1）如何定义电缆连接器电气属性和布缆基准点；
（2）如何管理线材库、连接件库及标识库，并进行高效调用；
（3）如何管理布缆的工艺要求，并在布缆设计时进行正确性校验；
（4）如何进行高效的电缆形状设计，并抽取用于制造的3D电缆组件模型；
（5）如何依据制造工艺要求，从3D模型中提取和处理制造工艺参数，从而快速的生成电缆成型图和相关表格。
4.2 3D装配工艺应用技术难点
（1）如何对3D模型进行轻量处理，并保留装配工艺设计必需的模型要素；
（2）如何管理3D装配工艺设计，包含任务管理、模型管理、审签流程管理、变更管理、工艺资源管理、工艺知识管理等；
（3）如何进行结构化的装配工艺流程规划，并进行工序及工步的装配仿真与验证；
（4）如何生成3D可视化装配作用指导书，并到装配车间，实现浏览，指导装配作业。
5 3D技术应用的效果
5.1 3D布缆应用效果
通过3D布缆产出的电缆成型图及相关表格，表达了半刚电缆组件制造过程中所需的工艺参数，包含了成型折弯半径、折弯角度、扭转角度、分段长度等，可用于电缆的批量制造，如图4所示。半刚电缆组件3D模型如图5所示。
5.2 3D装配工艺应用效果
结构化的3D装配工艺设计，可以通过波特图表达工序间的串联和并联关系，并为制造执行系统解析，为工序之间的并行制造提供了基础，如图6所示。通过3D可视化装配作用指导书，可以直观，有效的指导半刚电缆组件的实物装配，如图7所示。
6 3D技术应用的价值
通过3D布缆技术及3D装配工艺技术的应用，可以显著改善半刚电缆组件制造工艺，进一步提高产品的装配制造技术优势和生产能力，其价值具体体现在以下几个方面。
（1）提升产品质量可靠性和一致性：在产品设计阶段完成电缆工艺设计和装配过程仿真与验证，真正实现面向制造的工艺设计。将半刚电缆组件制造及装配工艺要求通过成型图纸、表格及直观的3D可视化作业指导文件，准确、直观传递给操作人员，可有效的指导其制造装配作业，从而提升了产品的质量与一致性。
（2）提高装配效率：通过3D装配工艺设计仿真与验证，能将多数半刚电缆装配问题在工艺设计阶段发现解决，提升了实物装配一次成功率，极大的较少返修与报废，提高了装配效率。
（3）缩短了产品制造的周期：以详细的工艺数据和结构化的3D装配工艺为基础，实现了工序间的并行制造，半刚电缆组件可以在结构件及电器件加工、采购及装配的同时，进行半刚电缆组件的焊接、成型及电气性能测试，极大的缩短了电缆装配的时间，从而缩短产品的整个制造周期。
（4）解决产能不足的问题：3D布缆后产生的详细的电缆工艺成型数据，可以保障半刚电缆组件的制造外包，从而在一定程度上缓解了企业自身制造产能不足的问题。
半导体工艺技术篇6
随着半导体工艺的不断提升，晶体管越来越小，其沟道长度也逐渐变小，漏电流成了棘手的难题，人们一度怀疑摩尔定律的有效性。然而，3D晶体管的出现，有效地解决了漏电流的问题，使晶体管的性能大大提升。前不久，Altera和Intel签署协议将采用Intel的14nm3D晶体管（Intel称三栅极技术）开发下一代高性能FPGA，从而使FPGA从目前的平面晶体管工艺进入到三栅极的3D晶体管时代。
Altera公司国际市场部总监李俭介绍，之所以采用三栅极这种全新的晶体管架构，主要是基于三方面的好处。第一个是漏电流非常小，这主要是由于三栅极晶体管的接触面非常大，从而有效解决了半导体工艺中的短管道效应，降低漏电流；第二个好处是，同样的能耗情况下，性能大大提升；第三个好处是，采用三栅极的技术，晶体管本身的尺寸非常小，从而使芯片的密度可以做到很高。李俭指出，与20nm制程下的FPGA相比，采用14nm三栅极技术后，FPGA的性能和容量将提升4-5倍。例如，在目前工艺下，由于功耗的原因，FPGA的工作频率只能达到400MHz左右，而采用14nm三栅极技术后，将很容易达到1.3GHz。
在半导体领域，由于对高性能和高集成度的追求，CPU和FPGA是最勇于尝试新工艺，并不断推动半导体新工艺制程发展的两类产品。两年前，Intel宣布在其22nm产品中引入三栅极技术设计，如今，基于22nm三栅极技术的CPU已经量产，并出货超过1亿个。之所以选择与Intel合作代工，是因为Altera的评估认为“在多家代工企业的3D晶体管技术上，英特尔的技术在晶体管尺寸和量产时间上最具优势”，显然，作为Intel的第二代三栅极技术，14nm工艺可以保证未来FPGA的性能和量产。另外，除了半导体工艺技术外，整体的生态系统也很重要，而Intel多年来一直致力于生态系统的开发，与多家合作伙伴在设计工具、设计标准、封装等方面展开合作，建成了完善的生态系统。李俭指出，这个完善的生态系统使得Altera跟Intel的合作能够更好更快地顺利地把下一代产品投放到市场。
其实，和Altera一样，另一家FPGA公司Achronix也已采用Intel的三栅极技术设计FPGA，并且前不久刚刚推出了样片，只不过该公司采用的是Intel的第一代22nm三栅极技术。据Achronix介绍，其采用Intel22nm三栅极技术制造的FPGA功耗是目前市场上同类器件的一半，它能帮助用户的高带宽解决方案降低一半成本。相比FPGA领导厂商Altera来说，Achronix只是一个小公司，在行业中还名不见经传，但是从这一大一小两家公司的选择可以看出，三栅极晶体管技术对于高性能FPGA将是主流选择。
按照Altera的计划，将在今年年底基于14nm三栅极技术的新产品详细信息，新产品主要面向光通信、无线通信等需要超高性能FPGA的应用领域。
半导体工艺技术篇7
DOI：10.16640/ki.37-1222/t.2016.11.038
0 引言
人来研究半导体器件已经超过135年[1]。尤其是进近几十年来，半导体技术迅猛发展，各种半导体产品如雨后春笋般地出现，如柔性显示器、可穿戴电子设置、LED、太阳能电池、3D晶体管、VR技术以及存储器等领域蓬勃发展。本文针对半导制造技术的演变和主要内容的研究进行梳理简介和统计分析，了解半导体制造技术的专业技术知识，掌握该领域技术演进路线，同时提升对技术的理解和把握能力。
1 半导体技术
半导体制造技术是半导体产业发展的基础，制造技术水平的高低直接影响半导体产品的性能及其发展。光刻，刻蚀，沉积，扩散，离子注入，热处理和热氧化等都是常用的半导体制造技术[2]。而光刻技术和薄膜制备技术是半导体制造技术中最常用的工艺，下面主要对以上两种技术进行简介和分析。
2 光刻技术
主流的半导体制造过程中，光刻是最复杂、昂贵和关键的制造工艺。大概占成本的1/3以上。主要分为光学光刻和非光学光刻两大类。据目前所知，广义上的光刻（通过某种特定方式实现图案化的转移）最早出现在1796年，AloysSenefelder发现石头通过化学处理后可以将图像转移到纸上。1961年，光刻技术已经被用于在硅片上制造晶体管，当时的精度是5微米。现在，X射线光刻、电子束光刻等已经开始被用于的半导体制造技术，最小精度可以达到10微米。
光学投影式光刻是半导体制造中最常用的光刻技术，主要包括涂胶/前烘、曝光、显影、后烘等。非光学光刻技术主要包括极深紫外光刻（EUV）、电子束光刻（E-beam Lithography）、X射线光刻（X-ray lithography）。判断光刻的主要性能标准有分辨率（即可以曝光出来的最小特征尺寸）、对准（套刻精度的度量）、产量。
随着半导体行业的发展，器件的小型化（特征尺寸减小）和集成电路的密集度提高，传统的光学光刻制造技术开始步入发展瓶颈状态，其面临的关键技术问题在于如何提高分辨率。
虽然，改进传统光学光刻制造技术的方法多种，但传统的光学投影式技术已经处于发展缓慢的阶段。与传统的投影式光刻技术发展缓慢相比，下一代光刻技术比如EUV、E-beam、X-ray、纳米压印等的发展很快。各大光刻厂商纷纷致力于研制下一代光刻技术，如三星的极紫外光刻、尼康的浸润式光刻等。目前先进的光刻技术主要集中在国外，国内的下一代光刻技术和光刻设备发展相对较为滞后。
3 薄膜制备技术
半导体制造工艺中，在硅片上制作的器件结构层绝大多数都是采用薄膜沉积的方法完成。薄膜的一般定义为在衬底上生长的薄固体物质，其一维尺寸（厚度）远小于另外二维的尺寸。常用的薄膜包括： SiO2， Si3N4， poli-Si， Metal等。常用的薄膜沉积方法分为化学气相沉积（Chemical Vapor Deposition）和物理气相沉积（Physical Vapor Deposition）两种。化学气相沉积利用化学反应生成所需的薄膜材料，常用于各种介质材料和半导体材料的沉积，如SiO2， poly-Si， Si3N4等[3]。物理气相沉积利用物理机制制备所需的薄膜材料，常用于金属薄膜的制备，如Al， Cu， W， Ti等。沉积薄膜的主要分为三个阶段：晶核形成―聚集成束―形成连续膜。为了满足半导体工艺和器件要求，通常情况下关注薄膜的一下几个特性：（1）台阶覆盖能力；（2）低的膜应力；（3）高的深宽比间隙填充能力；（4）大面积薄膜厚度均匀性；（5）大面积薄膜介电＼电学＼折射率特性；（6）高纯度和高密度；（7）与衬底或下层膜有好的粘附能力。台阶覆盖能力以及高的深宽比间隙填充能力，是薄膜制备技术的关键技术问题。我们都希望薄膜在不平整衬底表面的厚度具有一致性。厚度不一致容易导致膜应力、电短路等问题。而高的深宽比间隙填充能力则有利于半导体器件的进一步微型化及其性能的提高。同时，低的膜应力对所沉积的薄膜而言也是非常重要的。
4 结语
虽然，与不断更新换代的半导产品相比，半导体制造技术发展较为缓慢，大部分制造技术发展已经趋于成熟。但是，随着不断发展的半导体行业，必然会对半导体制造技术的提出更高的要求，以满足半导体产品的快速发展。因此，掌握和了解半导体制造技术的相关专利知识有利于推进该领域的发展。
参考文献：
半导体工艺技术篇8
扩充8英寸产能满足市场需求
“我们运营的8英寸生产线正处于快速上量的过程中,目前月产能已达3万片,预计在2012年达到6万片。”华润上华科技有限公司市场及销售副总温珍荻表示,“2010年,随着全球经济的逐步复苏,半导体行业也重新回到成长轨迹,未来两年内半导体市场的需求将保持适度增长。我们正积极扩充8英寸产能,推出特色工艺平台,以应对市场的强劲需求。”
1997年成立的华润上华在国内成功开创了纯开放式晶圆专工模式,目前资产总值已达到29.4亿元人民币,2009年实现销售额9.87亿元人民币。公司在无锡拥有中国内地规模最大的6英寸开放式晶圆代工生产线,并营运一条8英寸生产线,同时在北京、上海、香港、中国台湾以及美国等地设有办事处,是国内领先的模拟晶圆代工企业。
据温珍荻介绍,华润上华的6英寸生产线产能已逾10万片,主攻高压模拟工艺与新型电力电子器件工艺。随着日益增多的企业将电子和其他半导体合成产品的制造转入中国,中国在全球半导体市场的份额正逐年提高。紧抓市场机遇,在华润集团的资金支持下,华润上华运营的8英寸生产线于2009年6月正式投产。据温珍荻介绍,目前该生产线在不断提升产能的同时,良率和准时交付率也已达业界标准,主攻先进模拟工艺与逻辑工艺,已建立起完整的8英寸主流工艺平台,并可为客户提供完整的设计服务和IP平台。此外,该生产线已先后通过了ISO9001、ISO14001、OHSAS18001、ISO27001及TS1 6949等体系的认证,已具备为客户提供全方位服务的能力。目前,华润上华可为客户提供0.13微米以上的广泛的模拟与功率工艺技术,包括:BCD、HV CMOS、 Mixed Signal、 RF、 Embedded-NVM、 Logic、BiCMOS、DMOS、IGBT、Bipolar等。未来,华润上华的工艺技术还将提升至0.11微米。
携手国内IC设计业,
共同把握新兴应用市场机遇
经过十余年的发展,华润上华已拥有广泛的客户群,包含欧美日台的知名半导体公司,如富士通、德仪、意法半导体Fairchild、Freescale、ST、O2、IR等,更有多家排名中国大陆前十大的设计公司,如华润矽科、杭州士兰,同时与国内多家设计公司合作,开发更有竞争力的产品。
“深耕中国模拟市场是华润上华多年来始终坚持的方向。”温珍荻表示,华润上华创始人陈正宇博士在创建公司之初,便胸怀“以代工突破中国半导体业发展”的愿景,始终积极为国内IC设计公司提供生产平台,相互推动成长,以期带动国内集成电路产业整体快速发展。目前,华润上华的客户总数已有数百家,其中60%以上是国内客户。今后,华润上华将进一步携手国内IC设计业,挑战新兴应用市场,实现双方的增值与共赢。
据了解,针对中国蓬勃兴起的新兴模拟电路市场需求,华润上华不断开发新的工艺平台,近日了多款新型BCD和0.13微米工艺平台,为客户提供完备的、弹性灵活的、高性价比的解决方案。
华润上华致力于功率模拟IC代工,尤其在BCD代工方面拥有核心优势。其新近的三款新型BCD工艺平台分别向绿色节能产品的高电压、高效能及高集成度应用:(1)1.0微米700V BCD工艺平台是基于华润上华在AC-DC转换器上广泛应用的1.0微米40V BCD工艺平台上嵌入700V DMOS后研发而成的。它不但保持了原有工艺简单经济的优点,同时拓展了应用范围,是绿色电源芯片最佳选择之一,其主要应用于离线电源、LED照明驱动等AC-DC转换电路。(2)新开发的0.25微米BCD工艺平台,相较原有的0.5微米BCD工艺平台具有更高的性价比,其功率DMOS性能提升了30%,工艺流程更简化,使用成本更低。该工艺平台主要面向DC-DC转换器、AC-DC转换器、LED驱动、音频功放及电池保护等电源管理应用。(3)0.18微米BCD工艺平台是面向数字电源的普及需求的。该工艺平台将功率DMOS嵌入0.18微米数字平台中,保持了0.18微米数字工艺及0.25微米BCD工艺原有性能,同时提供完整的数字标准单元库、OTP等设计支持。
华润上华新近研发的0.13微米工艺平台,是基于原有0.18微米工艺平台研发而成的,包括0.13微米逻辑、模拟和射频工艺平台。与其0.18微米技术相比,芯片尺寸将最多缩小约50%的面积,性能提升逾50%。0.13微米逻辑工艺平台目前提供标准和低功耗2种工艺:标准工艺适用于性能导向的客户;低功耗工艺适用于手持消费性市场。0.13微米模拟和射频工艺平台技术将使基于逻辑平台的集成更为容易,主要提供的器件有:多种阈值电压的Core器件、3.3V IO 器件、隔离P阱、多晶高阻、可变电容器、MIM电容和顶层厚铝的电感器。0.13微米低压高性能逻辑工艺平台以及基于0.13微米逻辑工艺平台的嵌入记忆体工艺和高压工艺开发项目正在进行中。
此外,华润上华的0.13微米逻辑、模拟和射频工艺平台的模拟套件库(PDK)也将于近期完成。预计从2011年开始还将提供上述新工艺平台的多项目晶圆服务(MPW),以帮助客户降低生产成本。
“华润上华已形成了具有特色的模拟代工模式。我们拥有全系列的BCD工艺,覆盖了高电压、高密度与高性能等多种应用需求。在电源管理、半导体照明、射频应用、汽车电子、智能消费电子等领域,我们也可以提供多样化的工艺平台解决方案。”温珍荻介绍说,“在IC设计方面,华润上华还能够提供广泛的技术服务,包括类型丰富的PDK、Standard Cells、Library、模拟IP和数字IP,可满足主流工艺的不同设计平台需求,亦可根据客户的特殊需求量身定制。同时,我们还可提供特定用途的标准产品SoC和面向客户特定需求的ASIC的设计支持服务。华润上华正努力通过高效的产品导入、稳定的良率、充沛的产能和完善的管理体系,帮助客户尽快将产品成功推向市场。”
看好绿色环保趋势,
华润微电子聚焦节能产品与服务
华润上华隶属于华润集团旗下的华润微电子有限公司(股份代号:0597.HK),近几年,华润上华也得益于华润微电子“聚焦节能产品与服务”的战略,得到了来自集团的内部协同与支持。
华润微电子是在中国内地经营发展半导体业务的领先生产制造商。作为中国前五大半导体制造商之一,其业务包括开放式晶圆代工、集成电路设计、集成电路测试封装和分立器件制造四大板块。华润微电子及其旗下的华润上华、华润矽科、华润安盛及华润华晶等附属公司均为知名的微电子企业。华润微电子具有完整的产业链,并在主流消费电子市场以及蓬勃发展的节能及绿色照明市场持续投入研发,使华润微电子成为中国半导体行业中主要的模拟集成电路及分立器件供应商。而代工板块的华润上华是国内少数拥有丰富模拟工艺基础的晶圆专工公司,坚实的制造能力是企业进入绿色节能半导体市场重要的基石。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文
近年来,环保节能已成为半导体应用市场成长的驱动力。国家提高新能耗标准政策的出台,使节能环保产品的需求增加,节能补贴的政策更提升了消费者节能产品购买欲,这都将快速提升电源管理半导体的需求,而电源管理将推动整个模拟IC市场在未来出现巨大的增长。以DC-DC、LDO、AC-DC、PFC、Regulator、MOSFET/IGBT为主流产品和具有高压功率模拟工艺(BCD、HVCMOS等)为主流工艺技术的微电子公司将呈现高成长性。
“我们相信,绿色环保不仅是趋势,更是进行式。中国环保意识的日渐增加使得节能及低碳排放产品的需求快速上升,华润微电子已抓住机遇,大力扩展节能环保的产品以及服务,提供电源管理、变频控制、LED控制、电仪表的IC设计、制造、封装测试服务以及分立器件产品等。”华润微电子有限公司首席执行官邓茂松先生表示。
华润微电子的绿色节能半导体产品主要为电源管理以及绿色照明。在2009年,电源管理以及绿色照明的产品以及服务占销售额的三成。“透过华润微电子旗下的产品公司提供DC-DC、 AC-DC、LED控制与电源管理IC,以及代工服务提供BCD、IGBT、RF等丰富的关键工艺服务,在未来,我们将提升绿色节能相关产品与服务至五成以上!”邓茂松表示,“延续去年成功开发了用于LED驱动及锂电池控制的集成电路,以及高压BCD制程技术,今年我们持续完善与若干机构合作开发商用微机电系统(MEMS)传感器制程技术。我们将持续地在重点细分市场上,形成特色产品与工艺技术,建立具有自主知识产权的工艺技术平台,整合价值链,巩固并提升华润微电子在节能半导体市场的优势。”
温珍荻则表示:“相信在华润微电子的大力支持下,华润上华能够在新兴模拟半导体市场中确立自己应有的地位。”
自2000年国务院颁布“18号文”至今已有十年,中国半导体产业在国家各项政策指导和各级政府支持下,已取得了明显的成就。根据CCID数据,中国IC设计业的规模从2000年的10.7亿元人民币快速增长到2009年的269.9亿元人民币,增长率达到2422%,同期IC设计公司的数量也经历了从20个到472个的高速发展。中国半导体产业的潜力不容忽视。
半导体工艺技术篇9
几十年来半导体市场都遵循着振荡向上的发展趋势，产业则根据半导体技术和下游需求不断进行调整，业界公司则一直都在不断重组，技术更是沿着摩尔定律一走就是几十年。发展至今，虽然未曾发生突变，但是半导体行业也一直在变化中不断前进。
半导体市场每隔四年左右就会出现所谓的波峰或者波谷的振荡，最近的一次波谷是2001年，该年全球半导体增长率为-32%，按理来说2005年也应该是预期的波谷，但事实上并没有出现市场的大滑坡，反而呈现出了6.8%的温和增长，同样，半导体市场2004年的波峰和2000年36.8%的增长率相比也相差了10个百分点，从数据可以看出半导体市场的发展似乎变得稳定了。
为什么市场会变得稳定？半导体公司在经历了几十年的发展之后，在规避风险和应对产业周期变化方面显得更加成熟，尤其是库存方面，各个厂商都学会了如何控制库存来尽量保证自身利润。虽然紧跟最新技术，抢先推出新品能带来高利润，但往往也会带来老产品库存积压的问题。目前，厂商们通常的做法往往是在解决库存和尽快新品之间找到一个平衡点。以现在的Intel为例，相信其Intel Santa Rose产品开始销售之前，其前期库存的消化肯定是在一个可以接受的范围内了。虽然厂商们已经在周期振荡中变得成熟，但将来市场的周期性振荡仍然将长期存在，只是振幅会越来越小。此外，随着亚太地区度过快速的增长时期，全球半导体市场的增长速度将会缓慢下降。
除了扩大产能以满足市场需求以外，半导体设备的更新和增加往往是为了生产工艺要求更高的产品而进行的，近两年半导体设备更新的主要动力来自工艺要求较高的存储器产品。从未来的发展来看，半导体市场将趋于平缓，半导体产业的发展将更多地依赖技术创新。截至2006年底，全球已有12英寸硅片生产线46条，而且自2006年以来全球新建的芯片厂都是12英寸65纳米以下。即便如此，至2006年底，全球12英寸硅片的产出仅占全球硅片总产出的18%。因此，为适应先进工艺技术所进行的产业更新还有很大潜力。
此外，从区域来看，由于具有成本以及当地政策优势，半导体产业发展的主要动力仍将来自亚太地区。
半导体工艺技术篇10
一、引言
微电子技术与国家科技发展密切相关，是21世纪我国重点发展的技术方向。在新形势下，无论军用还是民用方面都对微电子方向人才有强烈需求。高校微电子专业是以培养能在微电子学领域内，从事半导体器件、集成电路设计、制造和相应的新产品、新技术、新工艺的研究和开发等方面工作的高级应用型科技人才为目标的。因此，要求学生不仅要具备坚实的理论基础，还需具备突出的专业能力和创新能力，满足行业的快速发展和社会需求。
目前我国微电子行业中，微电子工艺研究相对于器件和集成电路设计研究工作是滞后的，处于不平衡发展状态，为使行业发展更均衡，需要加强微电子工艺人才的培养。微电子工艺是微电子专业中非常重要的专业课，主要研究微电子器件与集成电路制造工艺原理与技术。微电子器件与集成电路尺寸都是在微米甚至纳米量级，导致在理论学习过程中，学生理解有一定的困难，因此需要通过开设微电子工艺实验课程加深和巩固知识内容，使学生更加直接地接触微电子行业核心技术，了解半导体器件、集成电路生产制造加工的技术方法，从而促进学生对微电子工艺等课程的学习。因此，微电子工艺实验教学可以有效地弥补理论教学的局限性和抽象性，促进学生对理论课的理解和提高学生的动手能力。
二、课程分析
微电子工艺课程要求掌握制造集成电路所涉及的外延、氧化、掺杂、光刻、刻蚀、化学气相淀积、物理气相淀积、金属化等技术的原理与方法，熟悉双极型和M0s集成电路的制造工艺流程，了解集成电路的新工艺和新技术。微电子技术的发展是遵循摩尔定律，快速发展变化的，虽然工程教育要求教学最新最前沿的技术，但微电子设备价格昂贵，运转与维护费用很高，任何高校都很难不断升级换代；而且集成电路制造技术的更新迭代主要是在掺杂技术、光刻技术、电极制造技术方面进行了技术改进，在其他方面还都是相似的，因此，在高校中单纯追求工艺先进的实验教学是不现实的。基于此，结合实际教学资源情况，建设主流、典型工艺技术的工艺实验线，并开展理论联系实践的实验教学是微电子工艺实验室建设的重点。通过实验使学生更牢固地掌握晶体管及简单Ic的整个工艺制造技术，学会测试晶体管重要参数，以及初步了解集成电路工艺制造过程。
黑龙江大学微电子工艺实验室已建立数十年，之前受到设备的限制，所开设的实验都是分立的，不能完全按工艺流程完成器件的制作，没有形成有机整体，学生缺乏对晶体管制作工艺流程的整体认识。经过不断发展和学校的大量投入，目前该实验室拥有一条微电子平面工艺线，主要的设备包括磁控溅射设备、电子束蒸发设备、CVD化学气相淀积系统、光刻机、离子刻蚀机、扩散炉、氧化炉、超声压焊机、烧结炉等。这些设备保证了微电子工艺实验能够按晶体管制作工艺流程顺序完成制作。同时实验室配备了测试环节所必须的显微镜、电阻率测试仪、探针测试台、半导体特性图示仪等检测仪器，通过实验能进一步加深学生对微电子工艺制造过程的了解。实践证明，以上实验内容对学生掌握知识和开拓视野起到十分重要的作用，效果显著。该实验室多年来一直开展本科生教学和本科生毕业设计、研究生毕业设计、各类创新实验项目等教学、科研工作。
三、实验教学的开展
为了达到理论实践相互支撑与关联，通过实验促进理论学习，笔者根据微电子专业特点，开展了微电子工艺实验的教学改革。在原有的微电子平面工艺实验的基础上，建立由实验内容的设置、多媒体工艺视频、实际操作的工艺实验、实验考核方法和参观学习五部分组成的教学方式，形成有效的实践教学，加强了学生对制造技术和工艺流程的整体的认识，培养了学生对半导体器件原理研究的兴趣，使学生对将来从事半导体工艺方面的研究充满信心。
（一）实验内容的设置
实验内容主要包括四部分：
1.教师提供给学生难易不同的器件结构（二极管、三极管、MOS管等），学生可以自主选择；
2.根据器件结构，计算机辅助软件设计器件制作的工艺流程；
3.通过实验室提供的仪器设备完成器件制作；
4.测试器件性能参数。
通过这样设置，既能掌握微电子工艺的基本理论，又能通过实验分析完善工艺参数，使学生完全参与其中。
（二）多媒体工艺视频
为了让学生对集成电路设计和微电子制造工艺有直观的认识。结合实际的实验教学过程，制作全程相关单项工艺技术、流程及设备操作视频演示资料，同时强调工艺制作过程中安全操作和注意事项，防止危险的发生。
（三）实际操作的工艺实验
工艺实验涵盖清洗、氧化、扩散、光刻、制版、蒸镀、烧结、压焊等主要工序，为学生亲自动手制作半导体器件和制造集成电路提供了一个完整的实验条件。学生根据所学的理论知识了解器件结构、确定工艺条件、按照流程完成器件的制作。保证每名学生都参与到器件制作过程中。同时每个单项工序时间和内容采取预约制，实现开放式实验教学。
、
（四）实验考核方法
在实验教学环节中，实验考核是重要的教学质量评价手段。实验着重对动手能力和综合分析问题的能力及创新能力进行考核。主要考核内容包括：
1.器件工艺设计：考核设计器件制作流程的合理性；
2.工艺实验：考核现场工艺操作是否规范，选用的工艺条件是否合理；
3.测试结果：考核制作器件的测试结果；
4.实验分析报告：考核分析问题和解决问题能力，并最终给出综合成绩。
（五）参观学习
半导体工艺技术篇11
我们在应对金融危机的同时,更注重公司的长期发展。针对具有成长潜力的产品市场领域,结合自身的技术优势所在,华虹NEC持续加大对其特色工艺的研发投入,进一步强化公司在嵌入式非挥发性存储器、功率器件、模拟/电源管理芯片、高压等领域的领先地位。华虹NEC主动联合大学、科研院所以及战略客户,积极参与国家关于集成电路的重大专项,以此整合各方资源,实现资源共享,打造产学研用合作共赢新模式。另外,华虹NEC还与各地集成电路产业化基地签约,携手共推MPW(多项目晶圆)业务。
2009年华虹NEC继续保持和国内外老客户的密切合作关系,特别加大对国内市场的开拓力度,积极发掘与培养有潜力的中小客户,同时寻找战略客户以期长远合作。目前,华虹NEC已是中国晶圆代工企业中承接国内客户订单最多的公司,国内业务销售额所占公司整体销售额的比例也越来越大。
记者:在您上任后不久,听说就把手伸到我国的宝岛-台湾地区抓客户去了,面临强大的竞争对手,我们敬佩您敏锐的嗅觉和惊人的胆识,能否请您谈谈目前海外客户的合作情况?
邱慈云:一个企业要长期发展离不开技术的升级更新,华虹NEC一方面与国际IP厂商合作、自主研发,建立自有的技术平台;另一方面开拓优质客户加强合作。相对于起步晚、技术水平低、缺乏足够的IP核积累的大陆IC设计企业,中国台湾设计业设计能力和规模仅次于美国在全球排第2位。由于中国台湾本土市场太小,中国台湾IC设计公司营销一般面对全球市场,加强与中国台湾IC设计公司的合作,对于华虹NEC来讲也是个不错的选择,事实上中国台湾知名设计公司中很多已是华虹NEC的客户。同时,也有很多中国台湾IC设计公司的产品主要面向大陆消耗量巨大的中低端消费电子产品,他们中有些公司事实上已成为的中国大陆消费电子主要供应商,他们也希望选择大陆高性价比的代工资源以节约设计成本,扩大利润率。华虹NEC正可以借和中国台湾IC设计企业合作的机会,促进产品结构优化与升级。目前华虹NEC有众多的海外客户,订单稳定,为了更好的服务这些海外客户,我们在中国台湾、日本、北美等地均设了办公室,负责销售服务与技术服务。
记者:全球的芯片代工业(Foundry)的竞争格局正在发生变化,许多代工企业正在寻求重组以获得更好的发展,业界对国内晶圆代工企业的整合也有许多传闻,您对中国Foundry业未来的发展有何看法?
邱慈云:2008年以来集成电路产业景气度急剧下滑,全球各主要芯片制造企业均不同程度地出现产能利用率降低、营收下降的情况。每当行业陷入困境,“整合”、“转型”、“政府救助”之类的呼声总是不绝于耳,但我们必须清醒地认识到,无论采用哪种策略,都必须顺应市场这只看不见的手的挥动方向。
80年代日本半导体业崛起,90年代中国台湾、南韩及新加坡相继出道,21世纪中国半导体才起步,面对老牌跨国企业的激烈竞争,我认为未来中国Foundry业发展将呈现三个特点:一是芯片制造企业之间的整合重组:半导体产业竞争激烈的特点,不但要求企业具备先进技术和快速市场反应能力,还要求企业具备一定的规模和实力,整合重组是企业成长的选择;二是企业之间的差异化发展:在“摩尔定律”的影响下,半导体产业技术升级的步伐从未停止,研发与建厂支出成倍增长。不是所有企业都必须去追逐“摩尔定律”的发展,这些企业怎么办?发展专有差异化技术(诸如华虹NEC推出的5大特色工艺平台),走差异化竞争之路;三是产业链互动寻求上下游共赢: 面对严峻的形势,中国集成电路企业开始在行业内外寻求援手,芯片制造企业加强与终端厂商的合作无疑是明智的选择。
记者:请您分析一下中国IC市场未来的亮点?“山寨”已成为电子行业讨论热题,“山寨文化”对半导体市场有何促进?
邱慈云:近年来,随着低碳减排概念的推广与深入,中国政府加大了对绿色能源企业的支持力度,为加快绿色能源产业的发展,推出了一系列新政策。诸如LED照明的“十城万盏”计划、太阳能与风能发电补助政策和加快智能电网建设等等。绿色能源给中国IC市场带来更多的机遇,电源管理芯片、半导体功率器件和新能源汽车的电池管理芯片等将成为中国IC市场的亮点。
绿色能源有如下几种:
LED市场:随着LED发光效率的提升,作为一种新光源产品,LED照明在全球范围内受到热捧。经济复苏和节能减排政策都将极大的推动LED照明产业发展,涉及IC领域的有LED驱动IC、芯片封装等。在中国,LED照明的发展受到了政府以及投资界和产业界的强烈关注,许多大城市都积极争取进入科技部的“十城万盏”计划。
包括风能、太阳能在内的可再生能源:各国政府大力推广太阳能政策的拉动效应渐显,太阳能电池的广泛应用推动了集成电路和功率器件市场的扩张。在太阳能光伏系统中,需要逆变器将直流电转换为交流电,其核心器件是IGBT;此外,为了提升太阳能电池的效率,也需要应用电源管理芯片。另外,未来风能发电也给集成电路和半导体功率器件提供了市场机会。风力发电形成的是不稳定的交流电,需要用整流装置将其转换为直流电,再用逆变器转换为电网可以接纳的交流电之后输送到电网中去,不论是风力发电用到的整流器还是太阳能发电用到的逆变器,其核心都是功率半导体器件。
智能电网:智能电网的建设将为半导体行业提供新机遇。全世界的发电总量在电网内部消耗了大约40%。建设智能电网是提高电网输电效率的有效手段,而电网的智能化对集成电路提出了更高的要求,太阳能发电及风能发电等分布式能源在输入电网过程中的计量也要依靠集成电路。
新能源汽车:预计2010年中国汽车电子产品市场规模将达到2000亿元左右。以混合动力汽车、纯电动汽车为代表的新能源汽车成为焦点。其中,多路电池管理芯片、多路电池电压均衡控制、高电压监控、大电流检测、大型功率半导体器件、众多高性能MCU/DSP芯片(满足复杂电池SOC计算管理)以及隔离器等都属于新能源汽车电子系统的范畴,新能源车电子系统将成为集成电路创新点?
WLAN芯片市场:从2009年到2011年的3年中,3G将拉动中国约1万亿元投资。具体到TD-SCDMA领域,未来3年中国移动将投资1500亿元,目标是5000万用户。不可忽视的还有各地“无线城市”等信息化建设项目带来的投资拉动。这些市场将带动基站芯片、手机芯片和WLAN芯片的发展。
我认为山寨并不是什么贬义词。手机山寨化让中国的农民用上了时髦的手机、机顶盒山寨化让贫困山区农民看到了城里人也看不到的卫星电视。如今山寨入侵中国电子产业的各个领域,如手机、MP3/MP4 Player、DSC、电子书阅读器、小笔电等。“山寨之父”联发科,2009年首度挤入全球半导体前20大厂排名,大陆的展讯、RDA、圣邦微、格科微等也都受益于山寨机而崛起,这说明“山寨文化”对半导体市场的促进作用是毋容置疑的,它不仅打破了传统的供应链,而且为新进入者创造了机会。
目前在电子产品的买方市场上,老百姓对产品越来越挑刺,客户对产品的选择越来越趋于个性化,名品牌产品对用户的吸引力日趋下降,而大企业对于个性化产品生产越来越没有优势,因为大企业,从产品研发立项到产品出厂,整个生产管理线路很长,生产计划需要层层审批,这种生产方式只适用于生产批量大,市场寿命周期长的耐用产品;而个性化产品,一般生产批量都比较小,产品的寿命周期也很短,只有那些,一个人拍板就可以决定公司命运的小企业才能适用这种生产方式。另外,由于产业链的分工越来越细,产品质量已经普遍提高,使个性化产品的生产变得更加容易和简单。在短短的几年内,各种功能的技术开发和设计公司、整机生产企业和元器件配套企业应运而生,原来,只有大企业才能生产的产品,现在逐渐被化整为零的山寨企业所取代。例如,目前山寨手机的产量已经超过正牌企业生产手机的数量;山寨NB的产量也将很快超过正牌笔记本电脑的产量。产品山寨化一定是未来中国企业发展的方向,我还相信未来几年,在中国的山寨企业中,一定会出现像联发科这样的山寨王。
记者:华虹NEC以提供特殊工艺代工为特色,与标准CMOS工艺相比虽然可以缩小进入下一代工艺的资金投入,但市场面是否会受到一定的局限?请您分析一下你们的定位,以及特殊工艺市场的发展情况?
邱慈云:华虹NEC的五大特色工艺包括嵌入式非挥发性存储器、功率器件、模拟/电源管理IC、高压CMOS以及基于SiGe(锗硅)工艺的射频。展望2010年,华虹NEC的五大特色工艺正好匹配了目前最热门的一大部分产品与应用,不存在市场局限性的问题。
从0.35微米工艺到0.13微米工艺,华虹NEC一直保持着嵌入式非挥发性存储器技术的领先地位,并且是中国智能卡和SIM卡芯片的最主要的制造商之一。尽管如此,智能卡业务仅占华虹NEC不到30%收入比例,华虹NEC拓展思路将嵌入式非挥发性存储器技术拓展到MCU领域,目前几家本土优质MCU厂商已是华虹NEC的重要培养客户。还有现在非常火的触摸屏市场也是华虹NEC的嵌入式非挥发性存储器工艺可以延伸的领域,触摸屏产品可以用到我们的多个工艺,包括集成嵌入式非挥发性存储器和高压CMOS的特色工艺,这一创新技术我们已开发出来,今年就开放给用户使用。在LCD驱动领域,华虹NEC是很多知名芯片厂商的代工伙伴,处于该领域的业界领先地位。
2010年最热的LED照明/背光、高端电源管理和汽车电子中都缺不了BCD工艺的器件,事实上,BCD基础器件已成这些热门应用的核心器件。而华虹NEC已开发和正在开发的BCD工艺技术的节点涵盖0.5um、 0.35um、0.25um与 0.18um,其中面向高端电源管理的“0.25/0.18um BCD”还是国家重点支持的重大科技专项项目之一。在BCD和MOSFET的另一大应用――汽车电子市场,华虹NEC已获得了汽车电子符合性认证,正在与合作伙伴一起准备产品认证。700V BCD是一种创新,基于该工艺制造的IC可直接工作在220V的市电下,而不用像以前那样通过多个器件来实现。这样就大大提高了效率,符合节能环保趋势。目前已有国内IC设计公司设计出700V的BCD器件,并正在与华虹NEC合作。而在LED照明和大尺寸LED液晶电视背光方面,华虹NEC已成功推出40V与60V的BCD工艺技术平台,客户包括国内与海外厂商。
华虹NEC目前正在开发0.18/0.13um锗硅工艺,将用于接收机的LNA(低噪声放大器)中,同时还会用于对讲机的PA中。这个项目也是国家重点支持的项目之一,华虹NEC今后将继续开发性价比更高的锗硅射频工艺技术平台,用于更高端的产品中。
记者:记得在您的一次演讲中,您有提到“半导体产业开始从先进制造向服务制造转变”,怎样理解这句话?
邱慈云:IC制造业的未来是什么?根据业界研究机构调查数据,目前一座12英寸晶圆厂的成本大约是20～30亿美元,而一条试产线的花费也要10～20亿美元,研发工艺成本则为5～10亿美元。飞涨的成本与物理尺寸的极限限制将导致Moore定律可能将终结于18英寸晶圆。市场研究公司iSuppli也预计这一定律在2014年后将面临终结,因为高成本的芯片制造设备显然不适用于工艺尺寸小于18纳米的设备量产。随着工艺技术突破了18-20纳米的节点,芯片制造设备成本的上升,使得Moore定律在实验室以及整个半导体产业基础经济面前失效。Moore定律的失效使半导体产业必然开始从先进制造向服务制造转变。
半导体工艺技术篇12
中华民族有着伟大的创新竞争能力。我国两弹一星的成功是一个辉煌例证，台湾半导体的崛起也是一个例证。但20多年来，由于外部内部的种种原因，我们半导体产业的这种创造力被遏制而得不到发挥，从而在国际竞争中长期处于下风，事实上已被“锁定”在国际半导体产业链条的低端。我们面临被国际水平越拉越远的现实威胁。
按“比较优势论”，这是客观 经济 规律 所决定的必然结果，不值得大惊小怪，更没有必要勉强“赶超”。
技术路线：业内公认，预计再过10年，摩尔定律将失效，国际半导体界正在加紧新材料、新设计、新加工技术、新设备的 研究 。我们已经被动跟进了20年左右了。要实现追赶战略，是循现有硅技术跟进，还是走“拦截”道路（如放弃硅加工技术的追赶，从纳米技术开始）？主张放弃硅加工技术、专攻纳米级加工技术的声音在管理部门占有一定席位。但 科学 界很多人认为，21世纪以硅技术为中心的半导体加工技术仍占主流（见本文第二部分）。
投资体制：鉴于我国现有国家投资的先进生产线多数没有自己的控制权，是否还有必要以国家为主体投资3-5条先进生产线，包括砷化镓生产线？由于所需投资额要以百亿人民币 计算 ，国家在“十五”期间似无此打算。但如果真是关系到全局利益，是否有必要再提出议论？等等，
实施半导体产业追赶战略的讨论
国家有关机构及业内已经就加快我国半导体产业 发展 制定了规划、政策，现在很多情况下是如何落实的 问题 。在这里，作者提出经过考虑认为是必要的措施：
需要国家层次的决心和指挥，制定积极可行的发展规划
首先要组织落实。成立代表国家意志的权威性微 电子 领导机构，集中负责，具体领导和协调国家组织的研发-生产全过程，重点扶持，克服地方部门分割的弊病，统筹合理使用资金和人才。
发展战略不能流于一般号召和思路，在充分论证的基础上，作好中长期微电子跨越发展的科学规划（具有前瞻性的 科技 规划、产业建设、市场扩张）。要提高决策水平和反应速度。半导体更新换代快，计划要求不断滚动调整，现有五年计划 方法 需要改进。
半导体产业与其他产业最明显不同的一个特点，是技术进步和产业 应用 具有相当清楚的路线图和时间表，因此，我们的微电子科技规划必须具有和产业发展规划相对应的切入点和结合点的时间表，以及明确的产业应用目标和相应的成果转化应用政策与机制。
要充分利用外商投资半导体热潮这一良机，加强引进消化，逐步提高产业的自主创新和自主发展能力。
制定切实可行的市场战略，从中低端产品起步。作为长期目标，则要有占领高端技术和产品的决心和意志，不应放弃。
要配合工艺技术的进步，自主开发关键设备、工具、仪器，最终打破在制造设备上受制于人的被动局面，建立起可以与世界前沿平等交流的技术支撑体系。
抓住当前市场机会，瞄准长期发展方向
我国 目前 科技水平还不具备占领高端产品的能力，宜从占领低端市场和新兴市场起步，有必要选定一组有市场前途、国际竞争压力较小的品种作为突破口。
当前微电子技术有三个清晰的发展方向：以存储器（dram）和微处理器（mpu）为代表的计算机芯片；以系统集成芯片为主流的专用电路（asic）各控制应用领域；信息传输技术。
我国目前宜立足于专用集成电路和通信市场寻求发展。尤其通讯领域还没有形成强垄断力量，国内市场潜力巨大，及时抓住民用砷化镓通讯器件及电路的机会，可占领一定的市场份额。在这两个领域积蓄起足够的力量之后，再向主流市场发起攻击，最终占领通用芯片市场。
专用集成电路因应用领域十分广泛，市场空间极大。但这也给 企业 寻找市场、开发适时产品又提出了严峻的挑战，对企业的营销管理和应变能力有着很高的要求。
依托我国市场优势，将半导体和整机生产结合起来。由国家组织专项重点工程，如高清晰度电视、移动通讯和pc机等，根据我国国情制定标准，建立整机业与芯片业的战略联盟。
发挥政府主导作用，贯彻产业政策
要全面提高我国半导体产业水平，将是一个大规模的系统工程，根据目前国内企业缺乏资金和技术实力的情况下，有必要通过政府作用，发掘和聚合全国有限的科技力量。由于半导体的高强度竞争性质，必须有国家的坚强领导，稍有松懈就会被淘汰。所以对政府的管理水平提出很高的要求。
·在 发展 规划指导下，促进半导体产业合理布局的形成。
我国半导体产业已经形成了三块主要聚集区。 目前 许多地方对投资半导体表示极大兴趣，纷纷提出要建设自己的“硅谷”。要协调各方面利益关系，打破部门地区封锁，促进资源的合理配置，防止各地争建“硅谷”、“新竹”，形成新的分散浪费。有必要加强调控，建设几个较集中的微 电子 园区。鼓励跨省投资，税收政策相应也要调整。
·组织部门地区单位间协作，官产学研联合，组织重点领域及关键设备的攻关，以及推动形成技术共享机制和 企业 策略联盟。
·鼓励建立区域行业协会，推动企业技术联盟的形成。
·切实落实国家已经颁布的对微电子类企业的各项优惠政策。落实增值税减免政策，提高折旧率、对进口成套设备提供特批关税和增值税豁免等。
放宽企业的融资条件，扩大风险投资基金，或政府直接建立半导体投资基金，或拨出定额的人民币及外汇贷款规模。由于投资所需资金额庞大，政府融资能力有限，要形成多渠道投融资的投资机制，允许半导体企业在国内外资本市场有限融资。给半导体生产企业优先上市权。
·适度市场保护政策。微电子作为国家的命脉，在幼稚阶段必须得到适当保护。要制定法规，涉及国家安全的电子信息系统、身份证ic卡，国家机关使用的电子系统，政府采购要优先使用国产芯片，抵制洋货（上海的公交、社保ic卡已经实行这一办法，应该全国实行），制定我国自己的技术协议及标准。
深化 经济 体制改革，营造公平竞争环境
处理好微电子战略性和竞争性的关系，正确发挥政府在产业发展中的作用，形成政府-企业间新型互动关系，营造一个“自主经营、自主创新、合理竞争、保障持续增长”的公开有序的市场环境和法制环境，培育灵活高效、能够激励个人和团队创造性的企业管理和激励机制。
鼓励民营、外资等各种经济形式的企业投资半导体。现半导体产业的民间投资出现良好势头，目前主要是民营芯片设计企业，也应鼓励各类经济实体投资半导体制造业，鼓励发展各种技术档次的专用集成电路生产线，占领广大的中低端半导体市场。如上海贝岭80%的产品与整机系统挂钩，效益良好；友旺原是民营fabless公司，通过租赁国有半导体生产线获得效益，现开始投资新生产线。
促进国企改革与重组，按 现代 企业运行模式，在管理体制方面加大改革力度。落实企业管理、技术和市场骨干人员的待遇和期股权。
稳定队伍，大力吸引海外优秀人才
高 科技 人才是半导体产业的根本，要高度重视人才战略。我国十分有限的微电子人才不断外流，多有去无回，损失巨大。
从根本上说，人才战略是要建造一个有利于科技人员发挥创造力、有利于创业创新的制度环境和人文环境。要鼓励公平竞争，改革企业单位内人事制度分配制度。
要制订优惠政策，拿出足够强度的专项经费，稳定并充分发挥现有人才队伍的作用，充分重视海外华裔技术专家的作用，加强与海外技术团体的联系，大力吸引海外微电子高层技术和管理人才，采取特殊措施吸引国外微电子顶尖人才。
加强微电子科研与 教育 队伍的建设，重视系统设计人员、专用电路设计人员、工艺 研究 人员、企业管理、营销、项目管理人才的培养。高新科技园区要和人才战略结合起来。营造鼓励创业的政策环境，要突破现行体制的限制，尽快实行期股制度。
充实有关科研机构，从制度上保证半导体企业有条件留够研究开发费用。
几项具体措施的建议：
·促进业内合理分工，鼓励发展设计行业（无生产线公司）
集成电路（特别是专用电路）制造和设计是相辅相成的。ic专业生产厂和分散的无生产线（fabless）设计公司并存与分工合作，成为世界微电子产业的通行模式。设计业投资小，与市场密切相关，只要有优惠的产业政策和好的人才政策，就可以很快发展壮大。如从专用集成电路方面突破，则大力发展设计行业就更有必要。
设计行业要以部级高档次需求和中低档次并举，建立技术共享机制。
从战略角度看，国家有必要在突破cpu和存储器为代表的核心技术方面，以及对占领市场、扶持产业 发展 有重大意义的高档产品设计方面（如通讯芯片），发挥组织作用。
要建立技术支援和技术共享环境。为适应系统芯片（soc）的迅速发展，亟需组织建立部级的有知识产权的设计模块（ip）库，统一规范管理与服务，建立面向全国的调用机制，提高国内设计公司的整体水平。同时，也有必要通过区域性半导体行业协会，促进 企业 间技术联盟和建立技术共享机制。
·国家牵头，多方筹资，建设几条8英寸以上硅芯片生产线，并掌握其技术、市场和管理的主导权。同时以多元化模式在未来5年内建成6-10条大生产线，形成产业群。由于我国多年来全套引进和国内科研成果的积累，已经具备一定基础，不必再引进全套技术，而是引进单项关键工艺技术专利和有关高技术人才，自主创新，逐步建立自主知识产权。
·尽快建立国家微 电子 研发中心，加强新一代工艺、设备的研发和前瞻性科研
要摆脱在关键设备和核心工艺技术依赖外国，且一代代被动引进的局面，必须保留并大力加强自己的微电子科研能力，改变当前科研生产严重脱节、各部门间科研力量互相封闭的状态。如果不从现在开始努力加强自己的工艺技术后盾和关键设备研制能力，最终将无法在国际竞争舞台上立足。
参照美日欧行之有效的经验，国家有必要牵头建立微电子研发中心，集中有限的人力财力，把国内有优势的高效和 研究 所力量更好地组织起来，作为自主研发的基本骨干队伍，并为各部门科研机构。
要开发新一代核心工艺技术以及高档产品；依托现有生产线，购置部分先进设备，以最快的速度用自主科研成果提升生产线的技术，在开发新一代工艺的基础上开发关键设备。
要抓紧研发新一代关键设备。光刻机是限制我国微电子制造技术的瓶颈，要组织力量，集中投资，瞄准193纳米准分子激光投影光刻机为重点的专用设备中的关键技术并达到实用化。现有光学曝光技术已接近极限，国际上正在开展电子束和x射线光刻及新型刻蚀机的研究，我国有必要加大力量开展这一方面的技术攻关。（工程院）
同时，针对中长期我国微电子产业的需求，开展新一代系统芯片中新工艺、新器件和新结构电路的前瞻性、战略性研究，以及承担各研究机构的验证集成和中试任务，最终发展成自主知识产权的源泉。
有所为有所不为
所谓追赶战略，不会是直线式的发展，需要技术、 经济 实力的逐步积累。关键在于提供好的环境，促进产业生态的成长，坚持数年，积累能量，终会有爆发式的进步。
半导体工艺技术篇13
LED与OLED是当今发光与显示领域最热门的技术与材料，就本质来说，两者都是半导体发光器件，LED采用了无机材料，而OLED采用的是有机材料。这就造成了他们在制造工艺和发光技术上的差别，因此也造成其面向的显示领域的巨大不同。但相同的的是，他们在能效、功耗、数字化、模块化等方面较传统显示（CRT LCD PDP）的巨大优势以及在制造工艺与成本等方面面临的问题。
1.LED与OLED发光原理
LED，即发光二极管（Light Emitting Diode），是一种有镓、砷与磷的化合物制成的二极管，其核心是由P型半导体和N型半导体晶片，在P型、N型半导体之间有一个过渡层，称为PN结。在某些半导体材料的PN结中，注入的少数载流子与多数载流子复合形成激子时，就会把多余的能量以光的形式释放出来，从而把电能直接转化为光能。这种龙注入式电致发光原理制成的二极管，就叫做发光二极管，也就是俗称的LED，当他处于正向工作状态时（即两端加上正向电压），电流从LED阳极流向阴极时，半导体晶体就会发出紫外到红外不同颜色的光线，光的强弱与电流有关，光的颜色与构成材料有关。通常，磷砷化二镓二极管发红光，磷化镓二极管发绿光，碳化硅二极管发黄光。
OLED，即有机发光二极管（Organic Light Emitting Diode），又称有机电激光显示。OLED的基本结构是有一薄而透明的具有半导体特性的铟锡氧化物，与正极相连，再加上另一个金属阴极。整个结构层中包含：空穴传输层、发光层、电子传输层。在电厂的作用下，阳极产生的空穴和阴极产生的电子就会发生移动，分别向空穴传输层和电子传输层注入，迁移到发光层。当而正在发光层相遇时，产生能量激子，从而激发发光分子产生可见光。当电力供应至适当电压时，正极空穴与阴极电荷就会在发光层中结合，产生光亮，依其配方不同产生红绿蓝光，按照三基色原理形成基本色彩。
2.LED与OLED的差异
S虽然厚实发光半导体，但是LED与OLED的构成上存在区别，主要区别在于：
1）OLED中的激子与LED的不同，LED通过注入的电子与空穴形成激子而发光，发光色取决于组成半导体的能带间隙；OLED通过注入的电子与空穴形成激子，激子衰减而发光，发光色取决于有机分子的荧光光谱。
2）构成LED的有机膜不论分子大小还是聚合物，一般都是无定形薄膜，（有机物采用热蒸发，蒸发的分子在室温基板上以过冷状态形成薄膜），而且是带隙很大的绝缘膜，而无机LED则是有序的参杂半导体单晶体。
3）在OLED中的载流子传输过程也与LED不同，在有机分子间的电荷移动靠的是分子离化，例如空穴在分子中的传输过程实际上是中性分子和带正电荷的分子间的反复氧化和还原的过程。而无机半导体中电荷传输靠的是带传导。
3.LED与OLED显示技术比较
LED结构稳定，发光器件为单像素封装，通常是在基板上生长一层层的半导体薄层，切割成数千管芯，再将管芯镶嵌在反射碗上形成单个像素单元。与目前制作工艺制作出来的管芯尺寸皆超过200μm，对于许多现实起来说确实太大了，而RGB真彩色显示需要3颗限速点组合在一起，所以难以制作成高分辨率的屏幕，目前使用的LED显示屏幕实点距躲在10mm以上，部分产品可以做到1-2mm。但是因其结构稳固，模块化，能效高，因此很容易扩展，是的大型屏幕甚至是超大型屏幕（100m2以上）的实现变得容易，因为，超大屏幕的观看距离都在几十米，甚至上千米。此外，由于LED所有发光器件都进行完全的封装，和环境无接触，故而使用寿命都比较长，并且在相当长的时间里性能几乎没有变化。但是OLED采用的是夹心结构，由多层金属盒分子化合物层叠而成，类似于印刷电路板，因此很容易做成高分辨率甚至是超高分辨率的屏幕，如果使用柔性材料，开可以制成各种形状甚至是可折叠屏幕。但由于无法像LED一样在每个发光器件上制作反射杯，因此OLED的光损耗较LED大，亮度和色彩也叫LED差。此外OLED发光过程中不断的化合反应，使其发光强度随着时间而降低，使用寿命也要短得多。
另外一个影响的重要因素就是成本因素，从材料上来看，LED对于光色的控制需要改变的能带间隙，对于半导体材料工艺的要求比较高，而OLED只需要改变有机分子荧光光谱，可以通过化学方法修正。从制作工艺复杂成都看，LED的单晶生长工艺要比OLED复杂得多，特别是影响LED全彩显示的蓝色LED，有机比无机更易于实现，而蓝色OLED由于他的寿命问题，脱了OLED显示技术的后腿。还有就是OLED成品率极低，12年的时候只能做到32，造成了成本的急剧上升，而LED成品率很高，从而造成了OLED的成本比LED高得多，最终限制了产业化的进行。
4.LED与OLED显示技术的前景
综上所述，由于LED能效（可换算成单位面积发光强度和耗电比值），寿命方面的有点，以及像素单元机构方面的特点，使其在超大显示面积屏幕上有着先天的优势，其模块化（市面上常见的是16×16和32×32等LED单元板）设计使大屏显示结构变得非常简单，目前世界上大型单色、双色、全彩色显示屏，基本上都是LED，超大显示屏甚至可以做到几十千米的可视距离。但是LED的成本随着像素间距下降而成平方级增长。间距下降30%，像素数量增加100%，而通常是在基板上生长一层层的半导体薄膜，切割成数千管芯，再将管芯镶嵌在各应用产品中。以目前的制作工艺制作出来的管芯尺寸皆超过200μm，对于许多室内用的显示屏幕来说太大了，因此目前的LED技术并不合适。
OLED在能效和光色方面不如LED，而且寿命也短，但是成本较低，最主要的是像素很高，适合做高清显示屏，其主要对手是TFT-LCD。TFT-LCD需要背光源，OLED本身就是发光材料，因此在能耗和亮度方面OLED有压倒性优势，但是依然需要解决的是成本问题，OLED成本比TFT-LCD高出不止一倍，使得其主要的应用只能在智能手机和高端笔记本的显示屏上，但是随着技术的成熟，成品率提高，蓝光OLED得等到解决，OLED必然如LCD取代CRT和一样取代LCD。
5.总结
无论是LED还是OLED，目前都还存在适用局限性的问题。OLED技术已经渐趋成熟，随着生产工艺改进，有望在近几年逐步取代LCD。总体性能上无机LED还是更加有优势，但是在成本和工艺上存在问题，无法小型化。2009年，美国成功制成50μm的无机LED芯片方块，虽然目前技术还不成熟，同时，还是只能做出红光显示器，但是，随着他们进一步的研究，实用化的微型无机LED芯片早晚会成为下一代显示技术的发展方向。
参考文献
